序言（废话）
非常抱歉鸽了这篇文章很久，其实这篇文章早在去年（2023）八月份就写好了，但是由于本人不太会在csdn上面写文章，所以一直没有发，而现在博主面临考研，因此只能先把写好的文章发出来了，比赛也只剩下一周的时间，希望大家能够认真备赛，拿到自己理想的成绩，废话不多说，我们开始题目内容。
原理图部分
模拟题要求制作一个平衡小车的板子，设计题部分还是比较简单的，可能唯一有问题的就是蜂鸣器电路的设计部分：
这个电路的设计是比较常规的，一般来说蜂鸣器信号需要通过三极管进行放大，才能有更好的效果，因此三极管放大电路基本上就是输入端一个上拉电阻，其余部分就根据PNP三极管放大电路的接法连接，下面的电路是参考网上的接法：
设计题大概就是这样，不用担心自己设计的有问题会不会影响后面，因为这道题就只有八分，只要把线连完不影响DRC就好了，如果设计错了也就顶多扣八分，不会影响后面的得分的。
PCB设计部分
接下来就是PCB部分，首先我先把我当初备赛时画的PCB图展示一下：
很多伙伴也能看得出来设计的是有很多问题的，从视觉感光上来看，里面的元器件就布局的太过于紧凑，因为我当时会有一个误区：就是制作PCB是越小越好，当然在实际情况下这不算是个误区，但是在比赛的话，如果给了足够的空间，我们还是合理分配就好，而不是一味地挤在一起，使得板子的整体设计看起来不平衡，并且走线难度也会增加，许多信号线就需要打很多过孔，要知道信号线打过孔会产生一定的寄生电感，虽然对于低速板来说没有什么影响，但是我们还是养成好的习惯，尽量减少信号线的过孔数量。
开始我们先进行布局，根据要求去做：
B1B2放置在对应位置后锁定，然后将电机驱动电路和循迹对管放置在底层：
选中电机驱动电路然后Ctrl+Shift+X进行交叉选中，然后将对应的原件放置在底层：
放置好大的原件，进行居中放置会好看一些：
随后就可以进行模块化布局了
在芯片的摆放位置问题可以对部分引脚高亮处理，便于选择芯片的摆放方向和原件的摆放位置，选中对应引脚按Shift+H就可以对其高亮了，如果想取消再按Shift+H即可。
布局的时候注意滤波电容的位置，由于滤波电容的网络通常为电源和地，因此摆放的时候需要注意跟原理图引脚相匹配，将各个模块布局好然后放在一起，就完成了粗略的布局：
这样子整体看起来还是比较美观的，但是有许多元器件可以对其使得更加规律，因此如果有时间就可以进行精细化布局，把各个元器件进行对齐规整。
随后就可以开始走线，要根据题目要求设定规则，首先可以把晶振部分做好，信号线可以走差分对，然后使用地过孔进行保护，并且在晶振位置放置禁止铺铜区域：
完成了晶振的走线就可以走其余的信号线了，我的走线习惯是先走信号，然后走电源，最后铺铜GND，这是完成走线和普通的板子，电源部分线宽给的是25mil，其余都是12mil：
检查完DRC无报错后，最后把丝印整理一下，排针连接外设的部分可以添加对应功能，最终的板子长这样：
相比于之前，整体布局看起来均匀了一些，走线也相对容易了，因此布局是非常重要的，一块PCB是否能在规定的大小完成设计布局是至关重要的，所以不要吝惜你布局的时间。板子是隐藏了铺铜的，隐藏铺铜可以按Shift+M，取消隐藏再按一次即可，如果更改了哪条线记得按Shift+B进行重建铺铜哦。
本章节就分享到这里，个人水平有限，欢迎各位大佬批评指正，也欢迎有不懂的问题在评论区提问哦。
文章链接
您阅读本篇文章共花了：
发表评论