前言 在FPGA设计中，几乎没人会主动使用锁存器Latch，但有时候不知不觉中你的设计莫名其妙地就生成了一堆Latch，而这些Latch可能会给你带来巨大的麻烦。 什么是锁存器Latch？ Latch，锁存器，一种可以存储电...
网站首页 > Verilog入门
-
fpga开发 Verilog入门 Verilog Xilinx IC 什么是好的FPGA编码风格？（3）--尽量不要使用锁存器Latch
-
fpga开发 Verilog入门 Xilinx 【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》
在下这几年关于数字电路、Verilog、FPGA和IC方面的书前前后后都读了不少，发现了不少好书，也在一些废话书上浪费过时间。接下来会写一系列文章，把一部分读过的书做个测评，根据个人标准按十分制满分来打分分享给大家。书名：轻...
-
fpga开发 Verilog入门 Xilinx altera 【数字IC/FPGA】书籍推荐（0）----《Verilog 传奇--从电路出发的HDL代码设计》
在下这几年关于数字电路、Verilog、FPGA和IC方面的书前前后后都读了不少，发现了不少好书，也在一些废话书上浪费过时间。接下来会写一系列文章，把一部分读过的书做个测评，根据个人标准按十分制满分来打分并分享给大家。定位书...
-
fpga开发 Verilog入门 Verilog 【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用
前言一般来讲，如果要实现移位寄存器的话，通常都是写RTL用reg来构造，比如1bit变量移位一个时钟周期就用1个reg，也就是一个寄存器FF资源，而移位16个时钟周期就需要16个FF，这种方法无疑非常浪费资源。Xilinx...
没有更多内容