系列文章目录FPGA静态时序分析与约束(一)、理解亚稳态 FPGA静态时序分析与约束(二)、时序分析 FPGA静态时序分析与约束(四)、时序约束文章目录系列文章目录前言一、时序分析回顾二、打开vivado任意工程2.1 工程...
-
fpga开发 学习 笔记 Xilinx FPGA静态时序分析与约束(三)、读懂vivado时序报告
-
网络协议 fpga开发 千兆以太网数据发送(二):IP、UDP检验和计算
我们设计的以太网整个发送链路如下图所示,在千兆以太网数据发送(一):心跳帧的组建中已经实现了timer模块和gen_frame_ctrl模块,得到UDP的基本帧结构,但是检验和、CRC等字段都给的0。本文将...
-
fpga开发 ZedBoard+AD9361
本博客的工程源码文件下载:百度网盘 (点击蓝色“百度网盘”文字即可下载)提取码:mww71.工程组成在前面博客中通过我的转换软件和AD9361接口程序,可以保证接收和发射通道是能正常工作的,这篇博客在此基础上增加FM信号的...
-
tcp/ip fpga开发 网络协议 Xilinx高速接口GT介绍以及IP核详解
文章目录一、GT是什么?二、如何实现的高速传输三.GT高速收发器结构1. PMA、 PCS2. Elastic Buffer:3. 8B10B:4. PRBS:5. ibert:6.QPLL、 CPLL:四、IP核设计4.1...
-
fpga开发 理解DSP和FPGA:简单对比
理解DSP和FPGA:简单对比当我们谈到处理数字信号或构建电子系统时,我们经常会提到两种技术:数字信号处理器(DSP)和现场可编程门阵列(FPGA)。这两种技术都非常强大,但它们的功能和使用场合有所不同。本文旨在用简单易懂的...
-
fpga开发 matlab Xilinx FPGA型号详解
Xilinx FPGA型号详解FPGA(Field-Programmable Gate Array,现场可编程门阵列)是一种可编程逻辑器件,它可以被重复编程和重构,以实现特定的功能。Xilinx是FPGA行业领导者之一,其产...
-
fpga开发 【FPGA】分享一些FPGA数字信号处理相关的书籍
在做FPGA工程师的这些年,买过好多书,也看过好多书,分享一下。 后续会慢慢的补充书评。【FPGA】分享一些FPGA入门学习的书籍【FPGA】分享一些FPGA协同MATLAB开发的书籍 【FPGA】分享一些F...
-
fpga开发 顶层模块【FPGA】
1顶层模块: 不能像C语言的h文件那样,把io的定义放在其他文件。在Verilog中,顶层模块是整个设计的最高层次,它包含了所有其他模块和子模块。顶层模块定义了整个设计的输入和输出端口,以及各个...
-
fpga开发 人工智能 什么是EDA?常见的EDA工具有哪些?
大家都知道,芯片设计难度非常大,要把上千亿颗晶体管集成在面积不到指甲盖大小的芯片上。其实能实现这样目标所以靠的是电子设计自动化(Electronics Design Automation)工具,也就是我们所称的EDA工具。什...
-
fpga开发 基于FPGA的密码锁的设计VHDL代码Quartus仿真
名称:基于FPGA的密码锁的设计VHDL代码Quartus仿真(文末获取)软件:Quartus语言:VHDL代码功能:实验目的1.熟练掌握VHDL语言和 QuartusⅡ软件的使用2.理解状态机的工作原理和设计方法实验原理本...
-
fpga开发 xilinx IC altera 浮点数 基于FPGA的数字信号处理(10)--定点数的舍入模式(1)四舍五入round
1、前言将浮点数定量化为定点数时,有一个避不开的问题:某些小数是无法用有限个数的2进制数来表示的。比如:可以看到0.5是可以精准表示的,但是0.1却不行。原因是整数是离散的,而小数是连续的。在固定范围内整数的个数是有限个,而...
-
fpga开发 职场和发展 去IC设计公司面试,你需要提前准备好这些
其实IC求职面试本身不复杂,但对于刚踏入职场的同学来说,似乎有不少困扰。IC行业是一个相对来说偏向专业化的领域,面试的时候免不了要考察技术水平。这就需要面试者口语化展示简历内容,主要包括求职意向以及专业水平这些内容。毕竟大多...
-
fpga开发 xilinx Verilog 从底层结构开始学习FPGA(0)----FPGA的硬件架构层次(BEL Site Tile FSR SLR Device)
系列目录与传送门《从底层结构开始学习FPGA》目录与传送门Xilinx的FPGA,从硬件架构的角度可以划分为6个层次,从底层到顶层依次是:BEL(最底层单元)SiteTileFSRSLRDevice(FPGA芯片)接下来我们...
-
fpga开发 LTPI协议的理解——4、LTPI链路初始化以及运行
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档LTPI协议的理解——4、LTPI链路初始化以及运行前言状态图Link TrainingLink DetectLink SpeedLink Training E...
-
轻松搭建FPGA开发环境:第一课——modelsim 安装与配置说明
工欲善其事必先利其器,很多人想从事FPGA的开发,但是不知道如何下手。既要装这个软件,又要装那个软件,还要编译仿真库,网上的教程一大堆,不知道到底应该听谁的。所以很多人还没开始就被繁琐的开发环境搭建吓退了,还没开始就放弃了!...
-
fpga开发 FPGA-基于AXI4接口的DDR3读写顶层模块
一、AXI4简介AXI4(Advancede Xtensible Interface 4)是一种高性能、高带宽的总线接口协议,用于在系统级芯片设计中连接不同的IP核(Intellectual Property)或模块。它是由...
-
fpga开发 基于FPGA的汽车尾灯控制器设计Verilog代码Quartus 实验箱
名称:基于FPGA的汽车尾灯控制器设计Verilog代码Quartus 实验箱(文末获取)软件:Quartus语言:Verilog代码功能:1汽车正常使用时指示灯不亮;2汽车右转时,右侧的一盏灯亮3汽车左转时,左侧的一盏灯...
-
fpga开发 xilinx Verilog IC altera unsigned 基于FPGA的数字信号处理(5)--Signed的本质和作用
前言Verilog中的signed是一个很多人用不好,或者说不太愿意用的一个语法。因为不熟悉它的机制,所以经常会导致运算结果莫名奇妙地出错。其实了解了signed以后,很多时候用起来还是挺方便的。signed的使用方法主要有...
-
fpga开发 硬件架构 计算机组成原理-微程序控制器
实验目的:通过看懂教学计算机中已经设计好并正常运行的数条基本指令(例如,ADD、MVRR、MVRD、JR等指令)的功能、格式和执行流程,然后自己设计几条指令的功能、格式和执行流程,并在教学计算机上实现、调试正确。其最终要达到...
-
柚子快报邀请码778899分享:fpga开发 跑马灯实验
4.1 实验目的 1.熟悉龙芯实验开发板、熟悉 VIVADO 的编译环境及操作流程。 2.掌握 FPGA 编程入门知识、利用门级方法实现简单逻辑电路。 3.继续学习 Verilog...
-
fpga开发 基于FPGA的数字电子钟VHDL代码Quartus仿真
名称:基于FPGA的数字电子钟VHDL代码Quartus仿真(文末获取)软件:Quartus语言:VHDL代码功能:数字电子钟1 设计一个能显示秒、分、时的24小时数字钟2 用数码管显示出时,分,秒,复位显示00:00:00...
-
fpga开发 开发语言 基于MATLAB仿真的BCC卷积码维特比译码算法
六个人简介:具有3年工作经验,擅长通信算法的MATLAB仿真和FPGA实现。代码事宜,私信博主,程序定制、设计指导。基于MATLAB仿真的BCC卷积码维特比译码算法目录1.BCC卷积码概述2.维特比译码算法2.1概...
-
音视频 人工智能 fpga开发 图像处理SoC的方案调研(视频编码器和DLA)
最近在公众号和粉丝交流,提到了图像处理SoC,包括的部分有CPU + ISP + 视频编码器 + DLA + axi/ahb/apb总线及外设,我觉得很有意思,值得学习和了解,尤其是视频编码器和DLA这两个概念。1 视频编码...
-
fpga开发 CSI2 FPGA高端项目:FPGA解码MIPI视频+图像缩放+视频拼接,基于MIPI CSI-2 RX Subsystem架构实现,提供4套工程源码和技术支持
目录1、前言工程概述免责声明2、相关方案推荐我这里已有的 MIPI 编解码方案本方案在Xilinx Artix7-35T上解码MIPI视频的应用本方案在Xilinx Artix7-100T上解码MIPI视频的应用本方案在Xi...
-
fpga开发 线性代数 从LLM中完全消除矩阵乘法,效果出奇得好,10亿参数跑在FPGA上接近大脑功耗 | 最新快讯
让语言模型「轻装上阵」。一直以来,矩阵乘法(MatMul)稳居神经网络操作的主导地位,其中很大原因归结为 GPU 专门针对 MatMul 操作进行了优化。这种优化使得 AlexNet 在 ILSVRC2012 挑战赛中一举胜...
-
fpga开发 笔记 [FPGA 学习记录] 快速开发的法宝——IP核
快速开发的法宝——IP核文章目录1 IP 核是什么2 为什么要使用 IP 核3 IP 核的存在形式4 IP 核的缺点5 Quartus II 软件下 IP 核的调用6 Altera IP 核的分类在本小节当中,我们来学习一下...
-
fpga开发 tcp/ip xilinx FPGA 除法器ip核(divider)的学习和仿真(Vivado)
在设计中,经常出现除法运算,实现方法: 1、移位操作 2、取模取余 3、调用除法器IP核 4、查找表简单学习除法器IP。 网上很多IP翻译文档,不详细介绍,记录几个重要的点: 1、三种算法模式(不同模式所消耗的资源类型不同 ...
-
fpga开发 【2023研电赛】东北赛区一等奖作品:基于FPGA的小型水下无线光通信端机设计
本文为2023年第十八届中国研究生电子设计竞赛东北赛区一等奖作品分享,参加极术社区的【有奖活动】分享2023研电赛作品扩大影响力,更有丰富电子礼品等你来领!,分享2023研电赛作品扩大影响力,更有丰富电子礼品等你来领!基于F...
-
fpga开发 Nios II 实现流水灯实验
Nios II 实现流水灯实验一.硬件设计1.新建Quartus项目2. 设计Nios ii二.软件设计前言实验目标: 学习 Quartus 、Platform Designer、Nios-II SBT 的基本操作;初步了解...
-
stm32 fpga开发 verilog编程之乘法器的实现
知识储备 首先来回顾一下乘法是如何在计算机中实现的。 假设现在有两个32位带符号定点整数x和y,我们现在要让x和y相乘,然后把乘积存放在z中,大家知道,两个32位数相乘,结果不会超过64位,因此z的长度应该为64位。 z =...
-
fpga开发 3模型机指令系统设计-3【FPGA模型机课程设计】
3模型机指令系统设计-3【FPGA模型机课程设计】前言推荐3模型机指令系统设计-3安排MIPS 12条整数指令测试与结果代码设计defineIDEXInstMem附录1 define 编码3 ID 译码4 EX 执行9 In...
-
fpga开发 基于FPGA的信号处理算法,FFT法相差检测verilog实现
基于FPGA的信号处理算法,FFT法相差检测verilog实现 。 1.硬件平台:altera芯片 2.软件平台:Quartusii 13.1 Verilog 3.实现功能:检测两路正弦波的相位差基于FPGA的信号处理算法,...
-
fpga开发 信号处理 基于AD9833的信号发生器
本文利用FPGA控制AD9833,实现信号发生器的功能。本文将对AD9833的手册进行详细的解读,并对其配置方法进行解析,最后在Verilog中进行编码,将代码烧录置FPGA中,FPGA通过外部引脚控制AD9833输出所需要...
-
fpga开发 好物分享:FPGA实现SDI视频编解码的方案设计汇总
目录1、前言2、专用芯片方案2.1、GS2971+FPGA的图像采集 设计方案2.2、GS2971+FPGA的图像采集+图像缩放 设计方案2.3、GS2971+FPGA的图像采集+纯verilog图像缩放+纯verilog视...
-
fpga开发 【Verilog】期末复习——设计带进位输入和输出的8位全加器,包括测试模块
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter) 运算符 数据流建模 行为级建模 结构化建模 组合电路的设计和时序电路的设计 有限状态机的定义和分类 期末复习——数字逻辑电路分为哪...
-
fpga开发 FPGA-DDS原理及实现
DDS(Direct Digital Synthesizer 即数字合成器,是一种新型的频率合成技术,具有相对带宽大,频率转换时间短、分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制,广泛应用于通信领域。...
-
编辑器 fpga开发 关于VIVADO与VScode配置重启后,配置无效,需重新配置的问题
问题:我想将VIVADO与VScode配置关联起来,实现在VIVADO中点击“设计文件”可以直接打开VScode进行代码编写的效果。问题在于,每次在VIVADO中配置完之后,再重启VIVADO,之前的配置都恢复了默认值,又得...
-
fpga开发 数字IC/FPGA——复位篇
本文主要介绍以下几点:复位的作用及什么时候需要复位复位的分类全局复位、局部复位的目的如何选择全局复位和局部复位同步复位、异步复位及异步复位同步释放的原理、优缺点注:参考文章在文末给出目录一、复位信号的作用和分类1.复位信号的...
-
fpga开发 Verilog 【单周期CPU】LoongArch | 32位寄存器DR | 32位的程序计数器PC | 通用寄存器堆Registers | 32位RAM存储器
前言:本章内容主要是演示在vivado下利用Verilog语言进行单周期简易CPU的设计。一步一步自己实现模型机的设计。本章先介绍单周期简易CPU中基本时序逻辑部件设计。环境:一台内存4GB以上,装有64位Windows操...
-
fpga开发 c++ python 云计算 microsoft 阿里云 如何让ALG、FPGA、EMU、SOC、SubIp实现驱动复用
摘要 在芯片验证场景中,我们通常涉及到算法team、fpga测试team、EMU team、SOC验证和Subip验证如何对芯片的完备性测试的探讨。由于各个team都是相互独立的,很多flow都是独...
-
fpga开发 arm开发 DSP,STM32,ARM,51单片机,FPGA相关解释
搞嵌入式,物联网相关的朋友们可能将这些硬件的一些技术栈混淆,本文将大致对此进行梳理:对比ARM与其他架构ARM架构的优势在于它的高能效比,这使得它非常适合于移动设备和嵌入式系统。与之相比,例如x86架构更常见于个人电脑和服务...
-
fpga开发 学习笔记01:ASIC、FPGA、SOC设计流程比较
1、专用集成电路( Application-Specific Integrated Circuit,ASIC 设计流程图1:ASIC设计流程图2:ASIC设计流程2、现场可编程门阵列 ( Field-Programmable...
-
fpga开发 FPGA实现简易电梯控制系统设计
这是某高校数字电路实验II课设,已实现2022年秋季学期所有功能软硬件配置系统:win10 软件:Vivado 2018.3 开发板芯片:xc7a35tftg256-2设计要求1、实现2层楼的简易电梯控制系统。 2、电梯有4...
-
fpga开发 程序人生 基于FPGA的数字交通灯设计:VHDL和Verilog实现,系统设计与波形仿真详解,可实物运行
基于FPGA的数字交通灯,使用VHDL和Verilog进行设计,包括相应的系统设计说明和波形仿真说明,可以在实物上运行。随着城市交通的不断发展和扩大,交通灯作为一种重要的交通管理设备,起着至关重要的作用。然而,传统的交通灯控...
-
fpga开发 matlab 信号处理 基于FPGA的任意点滑动平均(滑动窗长度和数据位宽参数化,例化时参数可设置)
目录1.前言2.原理3.举例说明4.Matlab实现5.FPGA实现滑动平均微信公众号获取更多FPGA相关源码:1.前言对于一维信号,我们可以使用类似移动平均滤波(Moving Average Filtering)实现den...
-
fpga开发 【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案
前言 XILINX/AMD是大家常用的FPGA,但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning,(大家是不是发现程序越大warning越多? ,并且还有很多warning根据消除不了,...
-
fpga开发 AM解调 FPGA(寻找复刻电赛电赛D题的)
设计平台Quartus II10.3mif产生工具modelsimSE (仿真用)DDS(直接数字式频率合成器)从前面的内容可知,我们需要产生一个载波,并且在仿真时,我们还需要一个较低频率的正弦波信号来充当我们的调制信号,但...
-
fpga开发 盘点全球十大FPGA制造商
1. 赛灵思(Xilinx)赛灵思是全球领先的FPGA供应商,市场份额超过50%。公司成立于1984年,总部位于加利福尼亚州圣何塞。关于赛灵思的一些重要事实:提供业界最广泛的 FPGA 产品组合,包括 UltraScale+...
-
fpga开发 太速科技-16通道24bit 256kHZ 的振动信号千兆网络采集器
16通道24bit 256kHZ 的振动信号千兆网络采集器 一、产品概述 数据采集器是一台运行Linux操作系统的智能终端,在以太网络的支持下,可迅速构建起大规模的分布式智能数据采集系统。采集器终端体积小...
-
FPGA驱动RGB888屏幕——基于正点原子达芬奇FPGA开发板
RGB888简介一个像素点由三种颜色控制,每个颜色8bit,共24bit,三个字节,这就是RGB888。同样的还有RGB565等。LCD屏幕介绍1、HSYNC(水平同步信号、行同步信号):产生此信号,说明开始显示新的一行。...