verilog - 金钥匙

网站首页 > verilog

免费编程教学视频 2024-05-13 fpga开发 CRC 循环冗余校验

fpga开发循环冗余校验 Verilog CRC校验原理与FPGA实现（含推导过程）

CRC校验原理与FPGA实现（含推导过程）写在前面一、CRC校验原理1.1 CRC校验基本概念1.2 CRC校验计算1.2.1 发送端CRC校验码计算1.2.1.1 CRC校验码计算方法1.2.1.2 CRC校验码计算例子1...

综合

3查看

0评论
数学与大数据技术 2024-05-13 fpga开发 Xilinx verilog

fpga开发 xilinx Verilog altera 【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)

今天我们来手撕一个常见的笔试题：模3检测，使用的方法是三段式Moore状态机。题目描述：输入端口是串行的1bit数据，每个时钟周期进来一位新数据后，实时检查当前序列是否能整除3，若能则输出1，否则输出0。例如，在4个时钟周期...

综合

5查看

0评论
软件开发任务发布平台 2024-05-11 fpga开发 verilog Xilinx

fpga开发 Verilog xilinx IC altera 为什么时序逻辑电路会落后一拍？

1、时序逻辑电路落后一拍？FPGA初学者可能经常听到一句话：“时序逻辑电路，或者说用先来看一个简单的例子：把输入信号用时序逻辑电路寄存两次，即俗称的“打两拍”。Verilog代码如下：input clk, //系统...

运维

10查看

0评论
服务器运维 2024-05-11 fpga开发硬件架构 Xilinx

fpga开发硬件架构 xilinx IC Verilog 数字IC 基于FPGA的数字信号处理（1）--什么是无符号数？什么是有符号数？

进制虽然在日常生活中，我们已经习惯了使用10进制数字，但在由数字电路构成的数字世界中，2进制才是效率更高的选择。10进制与2进制10进制（decimal）计数法（一般也叫阿拉伯计数法）是在日常生活中使用得最多的一种计数法，它...

运维

4查看

0评论
开源包括哪些方面 2024-05-08 fpga开发信号处理硬件架构

fpga开发硬件架构 xilinx IC 基于FPGA的数字信号处理（6）--如何确定Verilog表达式的符号

前言尽管signed语法的使用能带来很多便利，但同时也给表达式的符号确定带来了更多的不确定性。比如一个有符号数和一个无符号数的加法/乘法结果是有符号数还是无符号数？一个有符号数和一个无符号数的比较结果是有符号数还是无符号数？...

运维

1查看

0评论
HarmonyOS汽车 2024-05-06 fpga开发 verilog fpga

fpga开发 verilog FPGA自动保存编译版本

FPGA自动保存编译版本1、前言2、Tcl脚本方式3、USR_ACCESS原语方式3.1 USR_ACCESS原理3.2 USR_ACCESS使用4、测试比较4.1 TCL方式测试4.2 USR_ACCESS方式测试5、总结...

综合

2查看

0评论
软件开发网站 2024-05-06 fpga开发 fpga Xilinx

fpga开发 xilinx verilog FPGA时序约束--实战篇（Vivado添加时序约束）

前面几篇文章已经详细介绍了FPGA时序约束基础知识以及常用的时序约束命令，相信大家已经基本掌握了时序约束的方法。今天介绍一下，如何在Vivado中添加时序约束，Vivado添加约束的方法有3种：xdc文件、时序约束向导（Co...

综合

8查看

0评论
如何自学编程 2024-05-01 fpga开发数字IC verilog

fpga开发数字IC Verilog基础：在testbench中使用阻塞赋值和非阻塞赋值的区别

相关阅读Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?spm=1001.2014.3001.5482 本文详细阐述了...

运维

4查看

0评论
用户体验的五个层次的案例 2024-05-01 verilog FIFO 异步FIFO

位宽变换 1024程序员节 Verilog功能模块——读写位宽不同的异步FIFO

FIFO系列文章目录：Verilog功能模块——异步FIFO-CSDN博客Verilog功能模块——同步FIFO-CSDN博客Verilog功能模块——读写位宽不同的异步FIFO-CSDN博客Verilog功能模块——读写位...

综合

3查看

0评论
万能运维app 2024-05-01 fpga开发 ego1 verilog

fpga开发学号滚动显示verilog代码vivado软件ego1开发板

名称：学号滚动显示verilog代码vivado软件ego1开发板软件：VIVADO 语言：Verilog 代码功能：学号滚动显示 Course Outline实验要求》用EGO1实验板卡上的8个7段数码管滚动显示你...

综合

14查看

0评论
数据结构与算法网课推荐 2024-05-01 fpga开发 verilog Xilinx

fpga开发 Verilog Xilinx IC 《FPGA接口与协议》专栏的说明与导航

（1）为什么成了付费专栏？知识付费时代，多做一些尝试免费内容非常容易被其他网站爬虫获取，付费是某种意义上的版权保护付费即意味着责任，有利于提高专栏质量，驱使作者对读者、对内容更负责（2）是什么样的内容和形式？ ...

综合

7查看

0评论
软件开发流程八个步骤 2024-04-29 fpga开发 Verilog入门 verilog

fpga开发 Verilog入门 Xilinx 【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》

在下这几年关于数字电路、Verilog、FPGA和IC方面的书前前后后都读了不少，发现了不少好书，也在一些废话书上浪费过时间。接下来会写一系列文章，把一部分读过的书做个测评，根据个人标准按十分制满分来打分分享给大家。书名：轻...

综合

6查看

0评论
5g基站软件开发 2024-04-18 fpga开发 verilog 硬件

fpga开发 Verilog 硬件 EDA实验-----3-8译码器设计(QuartusII)

目录一. 实验目的二. 实验仪器三. 实验原理及内容1.实验原理2.实验内容四．实验步骤五. 实验报告六. 注意事项七. 实验过程1.创建Verilog文件，写代码编辑2.波形仿真3.连接电路图4.烧录操作一. 实验目的...

运维

4查看

0评论
java编写程序 2024-04-16 fpga开发 Verilog入门 verilog

fpga开发 Verilog入门 Xilinx altera 【数字IC/FPGA】书籍推荐（0）----《Verilog 传奇--从电路出发的HDL代码设计》

在下这几年关于数字电路、Verilog、FPGA和IC方面的书前前后后都读了不少，发现了不少好书，也在一些废话书上浪费过时间。接下来会写一系列文章，把一部分读过的书做个测评，根据个人标准按十分制满分来打分并分享给大家。定位书...

综合

5查看

0评论
常用测试工具推荐 2024-04-14 fpga verilog 7Z045

FPGA Verilog 7Z045 引脚功能详解

本文针对7Z045芯片，详细讲解硬件设计需要注意的技术点，可以作为设计和检查时候的参考文件。问了方便实用，按照Bank顺序排列，包含配置Bank、HR Bank、HP Bank、GTX Bank、供电引脚等。参考文档包括：目...

综合

4查看

0评论
免费数据库 2024-04-05 fpga开发 verilog

fpga开发【准研一学习】狂肝15小时整理的Verilog语言入门知识

文章目录闲言稍叙一、简介二、模块2.1 模块是Verilog的设计实体2.2 模块声明2.3 模块的实例化三、Verilog基本要素3.1 数字3.2 变量3.3 运算符四、Verilog行为语句4.1 过程语句4.2 块语...

综合

8查看

0评论
linux运维工程师 2024-03-29 fpga开发 Verilog入门 verilog

fpga开发 Verilog入门 Verilog 【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用

前言一般来讲，如果要实现移位寄存器的话，通常都是写RTL用reg来构造，比如1bit变量移位一个时钟周期就用1个reg，也就是一个寄存器FF资源，而移位16个时钟周期就需要16个FF，这种方法无疑非常浪费资源。Xilinx...

综合

5查看

0评论
AIGC是什么意思 2024-03-29 fpga开发 verilog Xilinx

fpga开发 Xilinx IC 【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现

什么是移位寄存器移位寄存器：是指多个寄存器并排相连，前一个寄存器的输出作为下一个寄存器的输入，寄存器中存放的数据在每个时钟周期向左或向右移动一位。下面的右移移位寄存器因为左侧没有有效输入，所以在第4个时钟周期，寄存器内就已经...

综合

5查看

0评论
mysql可以搞开发吗 2024-03-27 fpga开发 LVDS verilog

fpga开发 FPGA实现LVDS视频输出，纯verilog代码驱动，提供2套工程源码和技术支持

目录1、前言免责声明2、目前我这里已有的图像处理方案3、本 LVDS 方案的特点4、详细设计方案设计原理框图彩条视频奇偶场分离并串转换LVDS驱动5、vivado工程1：单路8bit LVDS6、vivado工程2：双路8b...

综合

5查看

0评论
chat人工智能免费 2024-03-25 fpga开发 zynq Xilinx

fpga开发 xilinx Verilog IC 【存储】ZYNQ+NVMe小型化全国产存储解决方案

关键字：FPGA存储、NVMe、标准文件系统、国产1、背景针对机载或其他对体积空间、成本有高要求的存储场景，使用单片ZYNQ7045/7100（复旦微FMQL45T900/FMQL100TAI）FPGA，实现...

综合

5查看

0评论
java转嵌入式开发难度大吗 2024-03-10 fpga verilog

fpga verilog 【Scala】1. 变量和数据类型

1. 变量和数据类型新建hello.scala文件，注意object名字与文件名一致。运行后打印结果如下：可以不添加返回值类型，scala自动推断，下面输出的结果是一致的。1.2 数据类型重要的变量类型如下：浮点数默认是Do...

后端

7查看

0评论
python程序开发的主要步骤 2024-03-06 fpga开发 verilog

fpga开发【FPGA】Verilog 实践：半加器与全加器 | 半减器与全减器 | Code Converter

写在前面：本章主要理解加法器和减法器的概念，并了解 Code converter 的概念。使用 Verilog 实现多种加法器、减法器和代码转换器，通过 FPGA 验证 Verilog 实现的电路的行为。本篇博客全...

综合

6查看

0评论
鸿蒙仓颉编程语言入门 2024-03-01 fpga vivado verilog

FPGA verilog C4--Vivado添加列表中不存在的FLash器件2023-02-10

以华邦SPI FLASH W25Q128JVEIQ为例进行说明。（其他Flash添加步骤一致）1.本地vivado安装目录D:\Softwares\xlinx_tools\Vivado\2020.2\data\xicom下，...

综合

6查看

0评论
数据库开发岗位职责 2024-02-27 fpga开发 5G udp

fpga开发网络通信 FPGA高端项目：纯verilog的 25G-UDP 高速协议栈，提供工程源码和技术支持

目录1、前言给读者的一封信免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的 1G-UDP版本本协议栈的 10G-UDP版本1G 千兆网 TCP--˃服务器方案1G 千兆网 TCP--˃客户端方案10G 万兆网 T...

运维

9查看

0评论
国家认可的编程证书有哪些 2024-02-17 IC fpga verilog

FPGA Verilog 芯片设计硬件开发硬件工程书籍推荐技术之外（04）数字 IC 设计领域的书籍、工具、脚本推荐

技术之外04 数字 IC 设计领域的书籍、工具、脚本推荐新芯设计：专注，积累，探索，挑战文章目录技术之外04 数字 IC 设计领域的书籍、工具、脚本推荐引言 一、书籍阅读推荐 二、工具技术推荐 三、脚本学习推荐 四、...

运维

8查看

0评论
常用前端开发工具 2024-02-16 fpga开发 verilog 视频信号

fpga开发 Verilog视频信号图形显示 FPGA(iCE40)

您需要一块带视频输出的 FPGA 板。我们将在 640x480 下工作，几乎任何视频输出都可以在此像素工作。它有助于轻松地对 FPGA 板进行编程并相当熟悉 Verilog。如果您没有开发板，请不要担心，您可以使用 V...

综合

7查看

0评论
ai绘画图片 2024-02-10 fpga开发 arm 嵌入式硬件

fpga开发 arm 嵌入式硬件 verilog 图像处理基于FPGA的工业相机项目大赏1——cmos线阵相机

摘要本文关于基于fpga的cmos工业相机项目工程概览与总结，涉及以下内容：1、模块总结：整体设计方案、子模块划分、关键技术点/信号2、调试：关键模块、信号的仿真、调试总结3、硬件布局：引脚配置、核心供电等硬件、结构设计总结...

人工智能

8查看

0评论
运维工程师的前景如何 2024-02-01 verilog fpga

verilog FPGA控制AD7606进行数据采集

目录一、AD7606数据手册 1.ADC采样原理 2.AD7606使用手册二、实例 1.状态转移图 2.Verilog代码 3.仿真结果总结一、AD7606数据手册 1.ADC...

运维

9查看

0评论
计算机技术与软件专业技术资格 2024-01-31 fpga开发 fpga vivado

fpga开发 vivado verilog Xilinx FPGA平台DDR3设计详解（一）：DDR SDRAM系统框架

DDR SDRAM（双倍速率同步动态随机存储器）是一种内存技术，它可以在时钟信号的上升沿和下降沿都传输数据，从而提高数据传输的速率。DDR SDRAM已经发展了多代，包括DDR、DDR2、DDR3、DDR4和DDR5，每一代...

运维

9查看

0评论
软件开发 2024-01-28 时序图数字IC 集成电路

数字IC 集成电路 fpga Verilog：【7】超详细WaveDrom教程，时序图绘制利器，看这一篇就够了。

碎碎念：没想到上一篇发出去，前几个小时竟然基本没人看，是我写得太晦涩了吗，这篇介绍个简单但是相当好用的软件WaveDrom，可以非常方便的绘制时序图，简直是数字人的福音啦！本文将从安装开始，详细介绍涉及到的语法等内容...

综合

13查看

0评论
嵌入式累还是程序员累 2024-01-28 fpga开发 verilog

fpga开发【FPGA】Verilog 实践：奇偶校验生成器 | 奇偶校验检查器 | 2-bit 二进制比较器

写在前面：Parity bit Generator/Checker 和 2bit binary comparator 的了解和确认动作。使用Verilog 进行 Parity bit Generator/Checker、2b...

综合

9查看

0评论
硬件工程师需要学哪些 2024-01-28 fpga开发 udp 网络

fpga开发网络 zynq verilog FPGA实现千兆/百兆自适应以太网UDP传输

0、前言笔者最近在项目中需要使用到ZYNQ中PL端做以太网UDP传输并且需要支持100M/1000M自适应切换。使用的PHY型号为RTL8211。以下分享的主要为利用已有的1000M协议栈修改为100M并且实现二者自适应切换...

综合

9查看

0评论
测试软件 2024-01-27 fpga开发 fpga verilog

fpga开发 fpga verilog xilinx Vivado约束添加方法：一文全面解析IO和时序约束

FPGA开发离不开IO约束和时序约束，IO约束用于确定输入/输出端口的物理端口和电气特性，与芯片和电路设计有关。而时序约束则用于设定FPGA设计中的时序特性，以确保系统能够在预期时钟频率下正常运行。本文将介绍vivado中常...

综合

17查看

0评论
图形化编程的好处 2024-01-27 IC fpga SoC

IC FPGA Verilog 硬件开发硬件工程基于 ARM SoC 的视频传输系统设计（10-01-01）引言

芯片原厂必学课程 - 第十篇章 - 01 基于 ARM SoC 的视频传输系统设计10-01-01 引言新芯设计：专注，积累，探索，挑战文章目录芯片原厂必学课程 - 第十篇章 - 01 基于 ARM SoC 的视频传输系统设...

运维

8查看

0评论
运维工程师40岁以后出路 2024-01-27 fpga开发 verilog

fpga开发【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪...

人工智能

11查看

0评论
开心编程 2024-01-27 fpga开发 verilog repeat

fpga开发 repeat语句及赋值语句说明---verilog HDL

参考：verilog数字系统设计教程【第四版】夏宇闻repeat语句用阻塞赋值语句，与用非阻塞语句产生的结果差别非常大，所以将二者放在同一篇文章中。1、赋值语句 2、repeat 语句介绍 2.1、用法要点 2.2、...

综合

8查看

0评论
运维管理系统 2024-01-25 fpga开发 fpga verilog

fpga开发 fpga fpga/cpld HDL Verilog常用运算符及表达式

本文详细介绍了Verilog常用的运算符和表达式，特别是分享了处理“计算位宽溢出”和“负数”的可行方式，帮助读者更加轻松地理解和掌握Verilog语言的运算符。一、常见运算符以及表达式算数运算符：加（+）、减（-）、...

综合

15查看

0评论
AI写作助手功能 2024-01-24 fpga开发 64QAM 调制解调

fpga开发 m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

目录1.算法仿真效果2.算法涉及理论知识概要2.1、64QAM调制解调系统的设计2.1 信号生成2.2 信号调制2.3 信号解调3.Verilog核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是...

运维

8查看

0评论
努力的小雨 2024-01-23 fpga开发 verilog Xilinx

fpga开发 Verilog xilinx altera IC 什么是好的FPGA编码风格？（2）--多参考设计软件的语言模板（Language Templates）

什么是语言模板？不论是Xilinx的Vivado，还是Altera的Quartus II，都为开发者提供了一系列Verilog、SystemVerilog、VHDL、TCL、原语、XDC约束等相关的语言模板...

运维

17查看

0评论
如何编写游戏代码 2024-01-23 fpga开发 verilog

fpga开发【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪...

综合

7查看

0评论
AI一键生成作文 2024-01-23 fpga开发 verilog SV

fpga开发 SV FPGA testbench Verilog中的系统任务（显示/打印类）--$display， $write，$strobe，$monitor

概述在验证调试过程中，如果有时候能在终端打印一些信息是非常有帮助的。比如你在验证一个串口的环回模块，发送端每隔一段时间就会发送1个BYTE数据到接收端。如果你不想通过一个一个地比对波形来验证发...

综合

8查看

0评论
设备研发流程图 2024-01-23 fpga开发 verilog

fpga开发【FPGA】Verilog 编码实现：与非门 | 或非门 | 异或门 | NAND/NOR/XOR 行为验证

写在前面：本章主要内容为了解和确认 NAND/NOR/XOR 门的行为，并使用Verilog实现，生成输入信号后通过模拟，验证每个门的操作，并使用 FPGA 来验证 Verilog 实现的电路的行为。本章目录： Ⅰ. 前置...

综合

12查看

0评论
系统开发技术有哪些 2024-01-23 fpga开发 verilog 经验分享

fpga开发 verilog 经验分享关于FPGA远程更新bpi flash中multiboot的实现

关于FPGA远程更新bpi flash中multiboot的实现关于FPGA远程更新bpi flash中multiboot的实现一.什么叫multiboot ？二.multiboot 实现的基本流程三、FPGA生成Golde...

综合

8查看

0评论
程序开发与数学 2024-01-23 fpga开发 verilog AX301

fpga开发通用音乐播放器蜂鸣器AX301开发板verilog，视频/代码

名称：通用音乐播放器代码，蜂鸣器播放音乐软件：Quartus语言：Verilog代码说明：本代码为音乐播放器通用代码，只需修改管脚即可适配其他开发板代码功能：设计一个音乐播放器，使用板子上的蜂鸣器播放歌曲，可以...

综合

8查看

0评论
编程语法是什么意思 2024-01-15 fpga开发 verilog 抢答器

fpga开发 verilog设计抢答器【附源码】

抢答器设计1、实验平台2、实验目的2.1、实验内容3、实验流程3.1、实验原理3.2、系统架构3.3、子功能模块设计3.3.1、中央控制模块模块框图信号定义设计文件3.3.2、数码管驱动模块设计文件3.3.3 LED驱动模块...

运维

9查看

0评论
mysql创建数据表 2024-01-13 fpga开发 verilog

fpga开发【FPGA】Verilog：MSI/LSI 组合电路之解码器 | 多路分解器

写在前面：本章将理解编码器与解码器、多路复用器与多路分解器的概念，通过使用 Verilog 实现多样的解码器与多路分解器，通过 FPGA 并使用 Verilog 实现。 Ⅰ. 前置知识 0x00 解码器与编码器（Decode...

综合

10查看

0评论
网络运维从入门到精通 2024-01-03 架构 fpga开发 verilog

fpga开发 verilog 硬件【SOC架构】（一）同步与异步信号

写在前面本章节主要参考《SOC设计方法与实现第三版》第七章。也是整个SOC架构学习的起点，下面我们正式开始！目前流行的设计架构：GALS（Global Asynchronize Local Synchroni...

后端

15查看

0评论
测试工具 2024-01-03 fpga开发 verilog 上升沿

fpga开发上升沿 Verilog实现上升、下降沿检测 FPGA

Verilog实现上升、下降沿检测源文件 input clk, //时钟信号 input rst_n, //复位信号，低电平有效 input signal...

运维

15查看

0评论
Java程序的开发过程 2024-01-03 systemverilog verilog systemverilog教程

fpga 半导体集成电路 SystemVerilog教程第一章：什么是测试激励文件

SystemVerilog 测试激励文件我们需要采用称为测试激励文件的环境，用于在设计上运行任何种类的仿真。单击此处回顾仿真的基本概念测试激励文件的目的是什么？测试激励文件允许我们通过仿真来验证设计的功能。...

综合

15查看

0评论
网络系统安全问题ppt 2024-01-03 fpga开发 FSK FSK调制解调

fpga开发基于FPGA的FSK调制解调通信系统verilog实现,包含testbench

目录 1.算法仿真效果 2.算法涉及理论知识概要 3.Verilog核心程序 4.完整算法代码文件 1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要频移键控是利用载波的频率变...

运维

15查看

0评论