在使用ZYNQ或者FMQL的以太网时都需要在Vivado BD中勾选Enet0/1,最好也勾选上UART0/1。如果就使用这两个外设就可是直接生成bit然后导出硬件启动SDK了。SDK建立工程中有以太网相关的工程,选用最简单...
-
ZYNQ PHY芯片的使用(二)使用Vivado SDK调试网络
-
ZYNQ PHY芯片的使用(三)在linux下网络PHY的移植
1 前言配置设备树请参考上一章。此次说明还是以裕太的YT8511芯片为例。2 需要配置的文件及路径a. 在 .. /drivers/net/phy 目录下添加 yt_phy.c 文件(一般来说该驱动文件由厂家提供);b. 修...
-
嵌入式硬件 psspi 基于ZYNQ PS-SPI的Flash驱动开发
本文使用PS-SPI实现Flash读写,PS-SPI的基础资料参考Xilinx UG1085的文档说明,其基础使用方法是,配置SPI模式,控制TXFIFO/RXFIFO,ZYNQ的IP自动完成发送TXFIFO...
-
fpga开发 xilinx Verilog IC 【存储】ZYNQ+NVMe小型化全国产存储解决方案
关键字:FPGA存储、NVMe、标准文件系统、国产1、背景 针对机载或其他对体积空间、成本有高要求的存储场景,使用单片ZYNQ7045/7100(复旦微FMQL45T900/FMQL100TAI)FPGA,实现...
-
zynq emio 外接emmc/SD 相关问题与描述总结
在使用emio的情况要注意,由于通过PL的扩展,导致一些问题,如时钟时序,数据、cmd的方向控制都需要注意。 A、emio的clk和clk_fb要短接(原因是要通过反馈修复clk输出时序),可通过内部直接短接(该处理方式有一...
-
fpga开发 Zynq-7000系列FPGA使用 Video Processing Subsystem 实现图像缩放,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA图像缩放方案自己写的HLS图像缩放方案3、设计思路详解Video Processing Subsystem 介绍4、工程代码详解PL 端 FPGA 逻辑设计PS...
-
fpga开发 ZYNQ 神经网络 Vivado 一起学习用Verilog在FPGA上实现CNN----(二)卷积层设计
1 打开Vivado工程 Vivado工程文件如图: 打开Vivado软件,打开工程,如图: 自动升级到当前版本,如图: 暂时选择现有开发板的型号,如图: 出现一条警告性信息,暂时先不管,点击OK: 可以看到完整的工程文件包...
-
fpga开发 音视频 Xilinx Zynq-7000系列FPGA实现视频拼接显示,提供两套工程源码和技术支持
目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA视频拼接叠加融合方案推荐3、设计思路详解Video Mixer介绍4、工程代码1:2路视频拼接 HDMI 输出PL 端 FPGA 逻辑设计PS 端 SDK 软件...
-
Vivado ZYNQ——锁相环(PLL)实验
文章目录一、介绍二、添加时钟 IP三、设计源代码四、仿真测试五、添加 ILA IP六、分配引脚七、板上验证八、示波器输出九、问题汇总一、介绍ZYNQ开发板上只有一个50MHz的时钟输入,如果要用到其他频率的时钟,就需要通过F...
-
fpga开发 网络 zynq verilog FPGA实现千兆/百兆自适应以太网UDP传输
0、前言笔者最近在项目中需要使用到ZYNQ中PL端做以太网UDP传输并且需要支持100M/1000M自适应切换。使用的PHY型号为RTL8211。以下分享的主要为利用已有的1000M协议栈修改为100M并且实现二者自适应切换...
-
fpga开发 Vivado ZYNQ 神经网络 一起学习用Verilog在FPGA上实现CNN----(一)总体概述
1 总体概述为避免闭门造车,找一个不错的开源项目,学习在FPGA上实现CNN,为后续的开发奠定基础1.1 项目链接大佬的开源项目链接: CNN-FPGA 链接跳转界面如下:大佬的该项目已经发表论文,而且开源工程结构清晰,同时...
没有更多内容